mirror of
https://github.com/openwrt/openwrt.git
synced 2025-03-10 14:34:13 +00:00
mediatek: filogic: update MT7988 device tree
* move ethernet to mt7988a.dtsi * move switch definition to mt7988a.dtsi * add PHY LEDs Signed-off-by: Daniel Golle <daniel@makrotopia.org> (cherry picked from commit 64b99802a61a477ed23fc1f3426fb19d1bc0c6f3)
This commit is contained in:
parent
830bb57f6a
commit
c072069fa7
@ -7,6 +7,7 @@
|
|||||||
/dts-v1/;
|
/dts-v1/;
|
||||||
#include "mt7988a-rfb-spim-nand.dtsi"
|
#include "mt7988a-rfb-spim-nand.dtsi"
|
||||||
#include <dt-bindings/pinctrl/mt65xx.h>
|
#include <dt-bindings/pinctrl/mt65xx.h>
|
||||||
|
#include <dt-bindings/leds/common.h>
|
||||||
|
|
||||||
/ {
|
/ {
|
||||||
model = "MediaTek MT7988A DSA 10G SPIM-NAND RFB";
|
model = "MediaTek MT7988A DSA 10G SPIM-NAND RFB";
|
||||||
@ -29,39 +30,27 @@
|
|||||||
pinctrl-0 = <&mdio0_pins>;
|
pinctrl-0 = <&mdio0_pins>;
|
||||||
pinctrl-names = "default";
|
pinctrl-names = "default";
|
||||||
status = "okay";
|
status = "okay";
|
||||||
|
|
||||||
gmac0: mac@0 {
|
|
||||||
compatible = "mediatek,eth-mac";
|
|
||||||
reg = <0>;
|
|
||||||
phy-mode = "internal";
|
|
||||||
|
|
||||||
fixed-link {
|
|
||||||
speed = <10000>;
|
|
||||||
full-duplex;
|
|
||||||
pause;
|
|
||||||
};
|
|
||||||
};
|
};
|
||||||
|
|
||||||
gmac1: mac@1 {
|
&gmac0 {
|
||||||
compatible = "mediatek,eth-mac";
|
status = "okay";
|
||||||
reg = <1>;
|
};
|
||||||
|
|
||||||
|
&gmac1 {
|
||||||
|
status = "okay";
|
||||||
phy-mode = "internal";
|
phy-mode = "internal";
|
||||||
phy-connection-type = "internal";
|
phy-connection-type = "internal";
|
||||||
phy = <&phy15>;
|
phy = <&int_2p5g_phy>;
|
||||||
};
|
};
|
||||||
|
|
||||||
gmac2: mac@2 {
|
&gmac2 {
|
||||||
compatible = "mediatek,eth-mac";
|
status = "okay";
|
||||||
reg = <2>;
|
phy-mode = "usxgmii";
|
||||||
phy-mode = "10gbase-kr";
|
phy-connection-type = "usxgmii";
|
||||||
phy-connection-type = "10gbase-kr";
|
|
||||||
phy = <&phy8>;
|
phy = <&phy8>;
|
||||||
};
|
};
|
||||||
|
|
||||||
mdio0: mdio-bus {
|
&mdio_bus {
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
/* external Aquantia AQR113C */
|
/* external Aquantia AQR113C */
|
||||||
phy0: ethernet-phy@0 {
|
phy0: ethernet-phy@0 {
|
||||||
reg = <0>;
|
reg = <0>;
|
||||||
@ -93,109 +82,53 @@
|
|||||||
compatible = "ethernet-phy-ieee802.3-c45";
|
compatible = "ethernet-phy-ieee802.3-c45";
|
||||||
phy-mode = "2500base-x";
|
phy-mode = "2500base-x";
|
||||||
};
|
};
|
||||||
|
};
|
||||||
|
|
||||||
/* internal 2.5G PHY */
|
&int_2p5g_phy {
|
||||||
phy15: ethernet-phy@15 {
|
|
||||||
reg = <15>;
|
|
||||||
pinctrl-names = "i2p5gbe-led";
|
pinctrl-names = "i2p5gbe-led";
|
||||||
pinctrl-0 = <&i2p5gbe_led0_pins>;
|
pinctrl-0 = <&i2p5gbe_led0_pins>;
|
||||||
compatible = "ethernet-phy-ieee802.3-c45";
|
|
||||||
phy-mode = "internal";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
};
|
||||||
|
|
||||||
&switch {
|
&switch {
|
||||||
status = "okay";
|
status = "okay";
|
||||||
|
|
||||||
ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
port@0 {
|
|
||||||
reg = <0>;
|
|
||||||
label = "lan0";
|
|
||||||
phy-mode = "internal";
|
|
||||||
phy-handle = <&gsw_phy0>;
|
|
||||||
};
|
};
|
||||||
|
|
||||||
port@1 {
|
&gsw_phy0 {
|
||||||
reg = <1>;
|
|
||||||
label = "lan1";
|
|
||||||
phy-mode = "internal";
|
|
||||||
phy-handle = <&gsw_phy1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
port@2 {
|
|
||||||
reg = <2>;
|
|
||||||
label = "lan2";
|
|
||||||
phy-mode = "internal";
|
|
||||||
phy-handle = <&gsw_phy2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
port@3 {
|
|
||||||
reg = <3>;
|
|
||||||
label = "lan3";
|
|
||||||
phy-mode = "internal";
|
|
||||||
phy-handle = <&gsw_phy3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
port@6 {
|
|
||||||
reg = <6>;
|
|
||||||
ethernet = <&gmac0>;
|
|
||||||
phy-mode = "internal";
|
|
||||||
|
|
||||||
fixed-link {
|
|
||||||
speed = <10000>;
|
|
||||||
full-duplex;
|
|
||||||
pause;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mdio {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
mediatek,pio = <&pio>;
|
|
||||||
|
|
||||||
gsw_phy0: ethernet-phy@0 {
|
|
||||||
compatible = "ethernet-phy-id03a2.9481";
|
|
||||||
reg = <0>;
|
|
||||||
phy-mode = "internal";
|
|
||||||
pinctrl-names = "gbe-led";
|
pinctrl-names = "gbe-led";
|
||||||
pinctrl-0 = <&gbe0_led0_pins>;
|
pinctrl-0 = <&gbe0_led0_pins>;
|
||||||
nvmem-cells = <&phy_calibration_p0>;
|
|
||||||
nvmem-cell-names = "phy-cal-data";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
gsw_phy1: ethernet-phy@1 {
|
&gsw_phy0_led0 {
|
||||||
compatible = "ethernet-phy-id03a2.9481";
|
status = "okay";
|
||||||
reg = <1>;
|
color = <LED_COLOR_ID_GREEN>;
|
||||||
phy-mode = "internal";
|
};
|
||||||
|
|
||||||
|
&gsw_phy1 {
|
||||||
pinctrl-names = "gbe-led";
|
pinctrl-names = "gbe-led";
|
||||||
pinctrl-0 = <&gbe1_led0_pins>;
|
pinctrl-0 = <&gbe1_led0_pins>;
|
||||||
nvmem-cells = <&phy_calibration_p1>;
|
|
||||||
nvmem-cell-names = "phy-cal-data";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
gsw_phy2: ethernet-phy@2 {
|
&gsw_phy1_led0 {
|
||||||
compatible = "ethernet-phy-id03a2.9481";
|
status = "okay";
|
||||||
reg = <2>;
|
color = <LED_COLOR_ID_GREEN>;
|
||||||
phy-mode = "internal";
|
};
|
||||||
|
|
||||||
|
&gsw_phy2 {
|
||||||
pinctrl-names = "gbe-led";
|
pinctrl-names = "gbe-led";
|
||||||
pinctrl-0 = <&gbe2_led0_pins>;
|
pinctrl-0 = <&gbe2_led0_pins>;
|
||||||
nvmem-cells = <&phy_calibration_p2>;
|
|
||||||
nvmem-cell-names = "phy-cal-data";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
gsw_phy3: ethernet-phy@3 {
|
&gsw_phy2_led0 {
|
||||||
compatible = "ethernet-phy-id03a2.9481";
|
status = "okay";
|
||||||
reg = <3>;
|
color = <LED_COLOR_ID_GREEN>;
|
||||||
phy-mode = "internal";
|
};
|
||||||
|
|
||||||
|
&gsw_phy3 {
|
||||||
pinctrl-names = "gbe-led";
|
pinctrl-names = "gbe-led";
|
||||||
pinctrl-0 = <&gbe3_led0_pins>;
|
pinctrl-0 = <&gbe3_led0_pins>;
|
||||||
nvmem-cells = <&phy_calibration_p3>;
|
|
||||||
nvmem-cell-names = "phy-cal-data";
|
|
||||||
};
|
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&gsw_phy3_led0 {
|
||||||
|
status = "okay";
|
||||||
|
color = <LED_COLOR_ID_GREEN>;
|
||||||
};
|
};
|
||||||
|
@ -4,12 +4,13 @@
|
|||||||
* Author: Sam.Shih <sam.shih@mediatek.com>
|
* Author: Sam.Shih <sam.shih@mediatek.com>
|
||||||
*/
|
*/
|
||||||
|
|
||||||
#include <dt-bindings/interrupt-controller/irq.h>
|
|
||||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
|
||||||
#include <dt-bindings/phy/phy.h>
|
|
||||||
#include <dt-bindings/reset/ti-syscon.h>
|
|
||||||
#include <dt-bindings/clock/mediatek,mt7988-clk.h>
|
#include <dt-bindings/clock/mediatek,mt7988-clk.h>
|
||||||
|
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
||||||
|
#include <dt-bindings/interrupt-controller/irq.h>
|
||||||
|
#include <dt-bindings/leds/common.h>
|
||||||
|
#include <dt-bindings/phy/phy.h>
|
||||||
#include <dt-bindings/pinctrl/mt65xx.h>
|
#include <dt-bindings/pinctrl/mt65xx.h>
|
||||||
|
#include <dt-bindings/reset/ti-syscon.h>
|
||||||
#include <dt-bindings/thermal/thermal.h>
|
#include <dt-bindings/thermal/thermal.h>
|
||||||
|
|
||||||
/ {
|
/ {
|
||||||
@ -144,9 +145,9 @@
|
|||||||
#size-cells = <2>;
|
#size-cells = <2>;
|
||||||
ranges;
|
ranges;
|
||||||
|
|
||||||
/* 192 KiB reserved for ARM Trusted Firmware (BL31) */
|
/* 320 KiB reserved for ARM Trusted Firmware (BL31 and BL32) */
|
||||||
secmon_reserved: secmon@43000000 {
|
secmon_reserved: secmon@43000000 {
|
||||||
reg = <0 0x43000000 0 0x30000>;
|
reg = <0 0x43000000 0 0x50000>;
|
||||||
no-map;
|
no-map;
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
@ -228,7 +229,7 @@
|
|||||||
"iocfg_lb_base", "iocfg_tl_base", "eint";
|
"iocfg_lb_base", "iocfg_tl_base", "eint";
|
||||||
gpio-controller;
|
gpio-controller;
|
||||||
#gpio-cells = <2>;
|
#gpio-cells = <2>;
|
||||||
gpio-ranges = <&pio 0 0 83>;
|
gpio-ranges = <&pio 0 0 84>;
|
||||||
interrupt-controller;
|
interrupt-controller;
|
||||||
interrupts = <GIC_SPI 225 IRQ_TYPE_LEVEL_HIGH>;
|
interrupts = <GIC_SPI 225 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
interrupt-parent = <&gic>;
|
interrupt-parent = <&gic>;
|
||||||
@ -260,47 +261,131 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
i2c2_pins: i2c2-pins-g0 {
|
i2c1_sfp_pins: i2c1-sfp-pins-g0 {
|
||||||
|
mux {
|
||||||
|
function = "i2c";
|
||||||
|
groups = "i2c1_sfp";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
i2c2_pins: i2c2-pins {
|
||||||
|
mux {
|
||||||
|
function = "i2c";
|
||||||
|
groups = "i2c2";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
i2c2_0_pins: i2c2-pins-g0 {
|
||||||
|
mux {
|
||||||
|
function = "i2c";
|
||||||
|
groups = "i2c2_0";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
i2c2_1_pins: i2c2-pins-g1 {
|
||||||
mux {
|
mux {
|
||||||
function = "i2c";
|
function = "i2c";
|
||||||
groups = "i2c2_1";
|
groups = "i2c2_1";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
gbe0_led0_pins: gbe0-pins {
|
gbe0_led0_pins: gbe0-led0-pins {
|
||||||
mux {
|
mux {
|
||||||
function = "led";
|
function = "led";
|
||||||
groups = "gbe0_led0";
|
groups = "gbe0_led0";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
gbe1_led0_pins: gbe1-pins {
|
gbe1_led0_pins: gbe1-led0-pins {
|
||||||
mux {
|
mux {
|
||||||
function = "led";
|
function = "led";
|
||||||
groups = "gbe1_led0";
|
groups = "gbe1_led0";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
gbe2_led0_pins: gbe2-pins {
|
gbe2_led0_pins: gbe2-led0-pins {
|
||||||
mux {
|
mux {
|
||||||
function = "led";
|
function = "led";
|
||||||
groups = "gbe2_led0";
|
groups = "gbe2_led0";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
gbe3_led0_pins: gbe3-pins {
|
gbe3_led0_pins: gbe3-led0-pins {
|
||||||
mux {
|
mux {
|
||||||
function = "led";
|
function = "led";
|
||||||
groups = "gbe3_led0";
|
groups = "gbe3_led0";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
i2p5gbe_led0_pins: 2p5gbe-pins {
|
gbe0_led1_pins: gbe0-led1-pins {
|
||||||
|
mux {
|
||||||
|
function = "led";
|
||||||
|
groups = "gbe0_led1";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gbe1_led1_pins: gbe1-led1-pins {
|
||||||
|
mux {
|
||||||
|
function = "led";
|
||||||
|
groups = "gbe1_led1";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gbe2_led1_pins: gbe2-led1-pins {
|
||||||
|
mux {
|
||||||
|
function = "led";
|
||||||
|
groups = "gbe2_led1";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gbe3_led1_pins: gbe3-led1-pins {
|
||||||
|
mux {
|
||||||
|
function = "led";
|
||||||
|
groups = "gbe3_led1";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
i2p5gbe_led0_pins: 2p5gbe-led0-pins {
|
||||||
mux {
|
mux {
|
||||||
function = "led";
|
function = "led";
|
||||||
groups = "2p5gbe_led0";
|
groups = "2p5gbe_led0";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
i2p5gbe_led1_pins: 2p5gbe-led1-pins {
|
||||||
|
mux {
|
||||||
|
function = "led";
|
||||||
|
groups = "2p5gbe_led1";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mmc0_pins_emmc_45: mmc0-pins-emmc-45 {
|
||||||
|
mux {
|
||||||
|
function = "flash";
|
||||||
|
groups = "emmc_45";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mmc0_pins_emmc_51: mmc0-pins-emmc-51 {
|
||||||
|
mux {
|
||||||
|
function = "flash";
|
||||||
|
groups = "emmc_51";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mmc0_pins_sdcard: mmc0-pins-sdcard {
|
||||||
|
mux {
|
||||||
|
function = "flash";
|
||||||
|
groups = "sdcard";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
uart0_pins: uart0-pins {
|
||||||
|
mux {
|
||||||
|
function = "uart";
|
||||||
|
groups = "uart0";
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
sgmiisys0: syscon@10060000 {
|
sgmiisys0: syscon@10060000 {
|
||||||
@ -380,6 +465,8 @@
|
|||||||
<&infracfg CLK_INFRA_MUX_UART0_SEL>;
|
<&infracfg CLK_INFRA_MUX_UART0_SEL>;
|
||||||
assigned-clock-parents = <&topckgen CLK_TOP_XTAL>,
|
assigned-clock-parents = <&topckgen CLK_TOP_XTAL>,
|
||||||
<&topckgen CLK_TOP_UART_SEL>;
|
<&topckgen CLK_TOP_UART_SEL>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&uart0_pins>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -645,6 +732,29 @@
|
|||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
|
mmc0: mmc@11230000 {
|
||||||
|
compatible = "mediatek,mt7986-mmc",
|
||||||
|
"mediatek,mt7981-mmc";
|
||||||
|
reg = <0 0x11230000 0 0x1000>,
|
||||||
|
<0 0x11D60000 0 0x1000>;
|
||||||
|
interrupts = <GIC_SPI 143 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
clocks = <&infracfg CLK_INFRA_MSDC400>,
|
||||||
|
<&infracfg CLK_INFRA_MSDC2_HCK>,
|
||||||
|
<&infracfg CLK_INFRA_66M_MSDC_0_HCK>,
|
||||||
|
<&infracfg CLK_INFRA_133M_MSDC_0_HCK>;
|
||||||
|
assigned-clocks = <&topckgen CLK_TOP_EMMC_250M_SEL>,
|
||||||
|
<&topckgen CLK_TOP_EMMC_400M_SEL>;
|
||||||
|
assigned-clock-parents = <&topckgen CLK_TOP_NET1PLL_D5_D2>,
|
||||||
|
<&apmixedsys CLK_APMIXED_MSDCPLL>;
|
||||||
|
clock-names = "source",
|
||||||
|
"hclk",
|
||||||
|
"axi_cg",
|
||||||
|
"ahb_cg";
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
tphy: tphy@11c50000 {
|
tphy: tphy@11c50000 {
|
||||||
compatible = "mediatek,mt7988",
|
compatible = "mediatek,mt7988",
|
||||||
"mediatek,generic-tphy-v2";
|
"mediatek,generic-tphy-v2";
|
||||||
@ -747,6 +857,157 @@
|
|||||||
interrupt-parent = <&gic>;
|
interrupt-parent = <&gic>;
|
||||||
interrupts = <GIC_SPI 209 IRQ_TYPE_LEVEL_HIGH>;
|
interrupts = <GIC_SPI 209 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
resets = <ðrst 0>;
|
resets = <ðrst 0>;
|
||||||
|
|
||||||
|
ports {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
port@0 {
|
||||||
|
reg = <0>;
|
||||||
|
label = "lan0";
|
||||||
|
phy-mode = "internal";
|
||||||
|
phy-handle = <&gsw_phy0>;
|
||||||
|
};
|
||||||
|
|
||||||
|
port@1 {
|
||||||
|
reg = <1>;
|
||||||
|
label = "lan1";
|
||||||
|
phy-mode = "internal";
|
||||||
|
phy-handle = <&gsw_phy1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
port@2 {
|
||||||
|
reg = <2>;
|
||||||
|
label = "lan2";
|
||||||
|
phy-mode = "internal";
|
||||||
|
phy-handle = <&gsw_phy2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
port@3 {
|
||||||
|
reg = <3>;
|
||||||
|
label = "lan3";
|
||||||
|
phy-mode = "internal";
|
||||||
|
phy-handle = <&gsw_phy3>;
|
||||||
|
};
|
||||||
|
|
||||||
|
port@6 {
|
||||||
|
reg = <6>;
|
||||||
|
ethernet = <&gmac0>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
|
||||||
|
fixed-link {
|
||||||
|
speed = <10000>;
|
||||||
|
full-duplex;
|
||||||
|
pause;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdio {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
mediatek,pio = <&pio>;
|
||||||
|
|
||||||
|
gsw_phy0: ethernet-phy@0 {
|
||||||
|
compatible = "ethernet-phy-id03a2.9481";
|
||||||
|
reg = <0>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
nvmem-cells = <&phy_calibration_p0>;
|
||||||
|
nvmem-cell-names = "phy-cal-data";
|
||||||
|
|
||||||
|
leds {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
gsw_phy0_led0: gsw-phy0-led0@0 {
|
||||||
|
reg = <0>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy0_led1: gsw-phy0-led1@1 {
|
||||||
|
reg = <1>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy1: ethernet-phy@1 {
|
||||||
|
compatible = "ethernet-phy-id03a2.9481";
|
||||||
|
reg = <1>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
nvmem-cells = <&phy_calibration_p1>;
|
||||||
|
nvmem-cell-names = "phy-cal-data";
|
||||||
|
|
||||||
|
leds {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
gsw_phy1_led0: gsw-phy1-led0@0 {
|
||||||
|
reg = <0>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy1_led1: gsw-phy1-led1@1 {
|
||||||
|
reg = <1>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy2: ethernet-phy@2 {
|
||||||
|
compatible = "ethernet-phy-id03a2.9481";
|
||||||
|
reg = <2>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
nvmem-cells = <&phy_calibration_p2>;
|
||||||
|
nvmem-cell-names = "phy-cal-data";
|
||||||
|
|
||||||
|
leds {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
gsw_phy2_led0: gsw-phy2-led0@0 {
|
||||||
|
reg = <0>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy2_led1: gsw-phy2-led1@1 {
|
||||||
|
reg = <1>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy3: ethernet-phy@3 {
|
||||||
|
compatible = "ethernet-phy-id03a2.9481";
|
||||||
|
reg = <3>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
nvmem-cells = <&phy_calibration_p3>;
|
||||||
|
nvmem-cell-names = "phy-cal-data";
|
||||||
|
|
||||||
|
leds {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
gsw_phy3_led0: gsw-phy3-led0@0 {
|
||||||
|
reg = <0>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
|
gsw_phy3_led1: gsw-phy3-led1@1 {
|
||||||
|
reg = <1>;
|
||||||
|
function = LED_FUNCTION_LAN;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
ethwarp: syscon@15031000 {
|
ethwarp: syscon@15031000 {
|
||||||
@ -843,6 +1104,40 @@
|
|||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <0>;
|
#size-cells = <0>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
|
|
||||||
|
gmac0: mac@0 {
|
||||||
|
compatible = "mediatek,eth-mac";
|
||||||
|
reg = <0>;
|
||||||
|
phy-mode = "internal";
|
||||||
|
|
||||||
|
fixed-link {
|
||||||
|
speed = <10000>;
|
||||||
|
full-duplex;
|
||||||
|
pause;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
gmac1: mac@1 {
|
||||||
|
compatible = "mediatek,eth-mac";
|
||||||
|
reg = <1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
gmac2: mac@2 {
|
||||||
|
compatible = "mediatek,eth-mac";
|
||||||
|
reg = <2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
mdio_bus: mdio-bus {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
/* internal 2.5G PHY */
|
||||||
|
int_2p5g_phy: ethernet-phy@15 {
|
||||||
|
reg = <15>;
|
||||||
|
compatible = "ethernet-phy-ieee802.3-c45";
|
||||||
|
phy-mode = "internal";
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
Loading…
x
Reference in New Issue
Block a user